A-Train The Seven
...'cause for once, I didn't hate myself.
Bộ nhớ flash NAND tiêu chuẩn được sử dụng trong thẻ nhớ microSD, ổ USB và ổ cứng thể rắn (SSD) trong máy tính và điện thoại. Để chứa nhiều gigabyte hơn vào không gian nhỏ hơn, các nhà sản xuất đã bắt đầu xếp chồng các ô nhớ theo chiều dọc trong một quy trình gọi là 3D NAND.
Những tiến bộ trong 3D NAND đã đẩy thiết kế chip vượt qua 200 lớp, với các công ty như Micron, SK Hynix và Samsung đã nhắm đến công nghệ 400 lớp để tăng mật độ lưu trữ. Tuy nhiên, số lượng lớp cao hơn cũng mang lại sự phức tạp hơn trong sản xuất. Một quy trình đặc biệt khó khăn là khắc, đòi hỏi phải khắc tỉ mỉ các lỗ chính xác, từng lớp, thông qua các lớp silicon oxide và silicon nitride xen kẽ.
Các nhà nghiên cứu từ Lam Research, Đại học Colorado Boulder và Phòng thí nghiệm Vật lý Plasma Princeton (PPPL) đã phát triển một kỹ thuật mới để hợp lý hóa quy trình. Nó sử dụng plasma hydro florua nhiệt độ thấp (cryogenic) để khắc các lỗ. Trong các thí nghiệm, tốc độ khắc đã tăng hơn gấp đôi, tăng từ 310 nanomet mỗi phút với phương pháp cũ lên 640 nm/phút với phương pháp của họ. Họ cũng phát hiện ra rằng các lỗ được khắc sạch hơn.
Nhận thấy lợi ích, các nhà nghiên cứu đã thử nghiệm thêm một vài thành phần khác vào công thức plasma hydro florua. Phospho triflorua hoạt động như một chất tăng cường nitơ cho quá trình khắc silicon dioxide, tăng gấp bốn lần tốc độ. Họ cũng đã thử nghiệm amoni florosilicate. Nhóm nghiên cứu đã trình bày chi tiết những phát hiện của mình trong một nghiên cứu được công bố trên Tạp chí Khoa học & Công nghệ Chân không.
Nhận thấy lợi ích, các nhà nghiên cứu đã khám phá việc thêm một vài thành phần khác vào công thức plasma hydro florua này. Phospho triflorua hoạt động như một chất tăng cường nitơ cho quá trình khắc silicon dioxide, tăng gấp bốn lần tốc độ đó. Họ cũng đã thử nghiệm amoni florosilicate. Những phát hiện đầy đủ có thể được tìm thấy trong nghiên cứu được công bố trên Tạp chí Khoa học & Công nghệ Chân không.
Mặc dù vẫn còn một số thách thức, kỹ thuật mới có thể vượt qua một trở ngại sản xuất đáng kể. Igor Kaganovich, một nhà vật lý nghiên cứu chính tại PPPL, đã chỉ ra rằng việc tăng mật độ bộ nhớ sẽ rất quan trọng khi nhu cầu dữ liệu tăng lên cùng với việc áp dụng AI.
Còn quá sớm để nói liệu điều này có dẫn đến chip NAND rẻ hơn hoặc dày đặc hơn cho người tiêu dùng hay không. Kỹ thuật này vẫn cần được chứng minh là khả thi về mặt thương mại và được mở rộng quy mô để sản xuất hàng loạt. Ngay cả khi các nhà sản xuất áp dụng quy trình này, không có gì đảm bảo rằng bất kỳ khoản tiết kiệm chi phí nào sẽ đến được với người tiêu dùng.
Những tiến bộ trong 3D NAND đã đẩy thiết kế chip vượt qua 200 lớp, với các công ty như Micron, SK Hynix và Samsung đã nhắm đến công nghệ 400 lớp để tăng mật độ lưu trữ. Tuy nhiên, số lượng lớp cao hơn cũng mang lại sự phức tạp hơn trong sản xuất. Một quy trình đặc biệt khó khăn là khắc, đòi hỏi phải khắc tỉ mỉ các lỗ chính xác, từng lớp, thông qua các lớp silicon oxide và silicon nitride xen kẽ.
Các nhà nghiên cứu từ Lam Research, Đại học Colorado Boulder và Phòng thí nghiệm Vật lý Plasma Princeton (PPPL) đã phát triển một kỹ thuật mới để hợp lý hóa quy trình. Nó sử dụng plasma hydro florua nhiệt độ thấp (cryogenic) để khắc các lỗ. Trong các thí nghiệm, tốc độ khắc đã tăng hơn gấp đôi, tăng từ 310 nanomet mỗi phút với phương pháp cũ lên 640 nm/phút với phương pháp của họ. Họ cũng phát hiện ra rằng các lỗ được khắc sạch hơn.
Nhận thấy lợi ích, các nhà nghiên cứu đã thử nghiệm thêm một vài thành phần khác vào công thức plasma hydro florua. Phospho triflorua hoạt động như một chất tăng cường nitơ cho quá trình khắc silicon dioxide, tăng gấp bốn lần tốc độ. Họ cũng đã thử nghiệm amoni florosilicate. Nhóm nghiên cứu đã trình bày chi tiết những phát hiện của mình trong một nghiên cứu được công bố trên Tạp chí Khoa học & Công nghệ Chân không.
Nhận thấy lợi ích, các nhà nghiên cứu đã khám phá việc thêm một vài thành phần khác vào công thức plasma hydro florua này. Phospho triflorua hoạt động như một chất tăng cường nitơ cho quá trình khắc silicon dioxide, tăng gấp bốn lần tốc độ đó. Họ cũng đã thử nghiệm amoni florosilicate. Những phát hiện đầy đủ có thể được tìm thấy trong nghiên cứu được công bố trên Tạp chí Khoa học & Công nghệ Chân không.
Mặc dù vẫn còn một số thách thức, kỹ thuật mới có thể vượt qua một trở ngại sản xuất đáng kể. Igor Kaganovich, một nhà vật lý nghiên cứu chính tại PPPL, đã chỉ ra rằng việc tăng mật độ bộ nhớ sẽ rất quan trọng khi nhu cầu dữ liệu tăng lên cùng với việc áp dụng AI.
Còn quá sớm để nói liệu điều này có dẫn đến chip NAND rẻ hơn hoặc dày đặc hơn cho người tiêu dùng hay không. Kỹ thuật này vẫn cần được chứng minh là khả thi về mặt thương mại và được mở rộng quy mô để sản xuất hàng loạt. Ngay cả khi các nhà sản xuất áp dụng quy trình này, không có gì đảm bảo rằng bất kỳ khoản tiết kiệm chi phí nào sẽ đến được với người tiêu dùng.
