Keysight Technologies đã phát hành nền tảng tạo nguyên mẫu sản phẩm Universal Signal Processing Architecture (USPA) mới, tạo điều kiện cho các nhà sản xuất bán dẫn tiến hành tạo mẫu và xác minh sản phẩm chip hoàn chỉnh, trong giai đoạn pre-tapeout (tiền hoàn thiện), trong môi trường phát triển thời gian thực, được tích hợp bản sao số của các tín hiệu tuân thủ hoàn toàn tiêu chuẩn.
Bước cuối cùng của quy trình thiết kế chip, được gọi là giai đoạn silicon tapeout, là một quy trình nghiêm ngặt, tốn kém và không có dư địa cho sai lỗi thiết kế. Nếu thiết kế bị lỗi sau giai đoạn tapeout, các nhà sản xuất chip sẽ phải khởi động chu kỳ "re-spin" mới, có thể kéo dài tới 12 tháng hoặc hơn. Sự chậm trễ do thiết kế lại này không chỉ cần thêm nguồn lực nghiên cứu và phát triển chi phí cao mà còn có thể khiến các doanh nghiệp sản xuất chip không kịp đưa sản phẩm ra thị trường đúng lúc.
Nền tảng Keysight USPA cung cấp bản sao số của các tín hiệu hoàn chỉnh cho các nhà thiết kế chip và kỹ sư để xác minh thiết kế trước khi đưa vào sản xuất chip để giảm thiểu rủi ro lỗi thiết kế và chi phí thiết kế lại. Nền tảng USPA tích hợp các bộ chuyển đổi tín hiệu cực nhanh với hệ thống tạo nguyên mẫu FPGA hiệu suất cao, cung cấp cho các nhà thiết kế một giải pháp có thể thay thế cho các hệ thống tạo nguyên mẫu độc quyền, tùy chỉnh.
Lợi ích của nền tảng tạo nguyên mẫu USPA độc đáo này bao gồm:
● Hỗ trợ các dự án phát triển quang điện tử hiệu năng cao nhất với bộ chuyển đổi số-analog (DAC) và giao diện chuyển đổi analog-số (ADC), giả lập tín hiệu ở tốc độ tối đa, lên tới 68 GS/s (ADC) và 72 GS/s (DAC).
● Cung cấp các giao diện đầu vào/đầu ra phù hợp cho các ứng dụng, bao gồm phát triển ứng dụng vô tuyến 6G, bộ nhớ tần số vô tuyến số, nghiên cứu vật lý tiên tiến và các ứng dụng thu thập dữ liệu tốc độ cao, như radar và thiên văn vô tuyến.
● Tính linh hoạt, với hai cấu hình, bao gồm một hệ thống được lập cấu hình sẵn cho các ứng dụng thu phát kênh đơn và một bộ linh kiện mô đun có thể đặt cấu hình đầy đủ, có thể kết hợp để hỗ trợ một số ứng dụng đơn và đa kênh. Ngoài ra, có thể bổ sung cấu phần để mở rộng hệ thống được cấu hình sẵn này nhờ vào tính mô đun, khả năng mở rộng, khả năng tái sử dụng và hiệu quả chi phí của kiến trúc nền tảng.
Hong Jiang, Tổng giám đốc Avance Semi cho biết: “Khi bắt đầu chế tạo chip ASIC đầu tiên cho thông tin quang, chúng tôi hiểu rằng chúng tôi phải thành công ngay từ đầu, vì lần thiết kế thứ hai sẽ quá tốn kém, mất thời gian và có thể khiến chúng tôi bỏ lỡ cơ hội đưa sản phẩm ra thị trường đúng lúc. Nền tảng USPA của Keysight và nỗ lực tích hợp hệ thống đã giúp chúng tôi tối ưu hóa và xác minh thiết kế của mình theo thời gian thực trong quá trình thiết kế. Hoạt động này giống như một ‘quá trình tapeout mềm miễn phí’ mà chúng tôi có thể thực hiện nhiều lần khi cần. Cách tiếp cận này giúp chúng tôi tiết kiệm thời gian và chi phí phát triển, gia tăng đáng kể sự tin tưởng vào thời biểu thiết kế và phát hành sản phẩm.”
Theo tiến sĩ Joachim Peerlings, Phó chủ tịch kiêm Tổng giám đốc nhóm giải pháp trung tâm dữ liệu và mạng của Keysight, nền tảng USPA tăng tốc và giảm thiểu rủi ro cho quá trình phát triển chip, cung cấp một giải pháp toàn trình mới, giải quyết được những khó khăn thách thức của các thiết kế hàng đầu trong môi trường chi phí rất cao. Nền tảng mạnh mẽ này cung cấp cho các nhà phát triển chip một bản sao số của thiết bị silicon tương lai, cho phép họ xác nhận đầy đủ các thiết kế và thuật toán, giảm thiểu rủi ro và chi phí liên quan đến thiết kế lại.
Nền tảng Keysight USPA cung cấp bản sao số của các tín hiệu hoàn chỉnh cho các nhà thiết kế chip và kỹ sư để xác minh thiết kế trước khi đưa vào sản xuất chip để giảm thiểu rủi ro lỗi thiết kế và chi phí thiết kế lại. Nền tảng USPA tích hợp các bộ chuyển đổi tín hiệu cực nhanh với hệ thống tạo nguyên mẫu FPGA hiệu suất cao, cung cấp cho các nhà thiết kế một giải pháp có thể thay thế cho các hệ thống tạo nguyên mẫu độc quyền, tùy chỉnh.
Lợi ích của nền tảng tạo nguyên mẫu USPA độc đáo này bao gồm:
● Hỗ trợ các dự án phát triển quang điện tử hiệu năng cao nhất với bộ chuyển đổi số-analog (DAC) và giao diện chuyển đổi analog-số (ADC), giả lập tín hiệu ở tốc độ tối đa, lên tới 68 GS/s (ADC) và 72 GS/s (DAC).
● Cung cấp các giao diện đầu vào/đầu ra phù hợp cho các ứng dụng, bao gồm phát triển ứng dụng vô tuyến 6G, bộ nhớ tần số vô tuyến số, nghiên cứu vật lý tiên tiến và các ứng dụng thu thập dữ liệu tốc độ cao, như radar và thiên văn vô tuyến.
● Tính linh hoạt, với hai cấu hình, bao gồm một hệ thống được lập cấu hình sẵn cho các ứng dụng thu phát kênh đơn và một bộ linh kiện mô đun có thể đặt cấu hình đầy đủ, có thể kết hợp để hỗ trợ một số ứng dụng đơn và đa kênh. Ngoài ra, có thể bổ sung cấu phần để mở rộng hệ thống được cấu hình sẵn này nhờ vào tính mô đun, khả năng mở rộng, khả năng tái sử dụng và hiệu quả chi phí của kiến trúc nền tảng.
Hong Jiang, Tổng giám đốc Avance Semi cho biết: “Khi bắt đầu chế tạo chip ASIC đầu tiên cho thông tin quang, chúng tôi hiểu rằng chúng tôi phải thành công ngay từ đầu, vì lần thiết kế thứ hai sẽ quá tốn kém, mất thời gian và có thể khiến chúng tôi bỏ lỡ cơ hội đưa sản phẩm ra thị trường đúng lúc. Nền tảng USPA của Keysight và nỗ lực tích hợp hệ thống đã giúp chúng tôi tối ưu hóa và xác minh thiết kế của mình theo thời gian thực trong quá trình thiết kế. Hoạt động này giống như một ‘quá trình tapeout mềm miễn phí’ mà chúng tôi có thể thực hiện nhiều lần khi cần. Cách tiếp cận này giúp chúng tôi tiết kiệm thời gian và chi phí phát triển, gia tăng đáng kể sự tin tưởng vào thời biểu thiết kế và phát hành sản phẩm.”
Theo tiến sĩ Joachim Peerlings, Phó chủ tịch kiêm Tổng giám đốc nhóm giải pháp trung tâm dữ liệu và mạng của Keysight, nền tảng USPA tăng tốc và giảm thiểu rủi ro cho quá trình phát triển chip, cung cấp một giải pháp toàn trình mới, giải quyết được những khó khăn thách thức của các thiết kế hàng đầu trong môi trường chi phí rất cao. Nền tảng mạnh mẽ này cung cấp cho các nhà phát triển chip một bản sao số của thiết bị silicon tương lai, cho phép họ xác nhận đầy đủ các thiết kế và thuật toán, giảm thiểu rủi ro và chi phí liên quan đến thiết kế lại.
