TSMC muốn “tái định nghĩa” wafer silicon để tối ưu sản lượng chip nhiều hơn

SummerKisses❤️WinterTears

Bao Nhiêu Tình Yêu, Bấy Nhiêu Nước Mắt
Thành viên BQT
Wafer silicon là 1 phiến hình tròn có vai trò làm đế chip, phần trên bề mặt là bảng mạch khắc vào. Hiện tại, hầu như các con chip đều có hình vuông hoặc chữ nhật, do vậy không tận dụng hết được diện tích hình tròn của đế wafer. Sẽ luôn có 1 phần diện tích xung quanh bị thừa trong quá trình sản xuất.
Các đế silicon này được cắt ra từ 1 khối trụ tròn. Thành ra nhà sản xuất chỉ có thể cắt phiến chip hình vuông hoặc chữ nhật và chấp nhận lãng phí 1 phần diện tích. Theo Nikkei, TSMC đang muốn “tái định nghĩa” wafer silicon để loại bỏ tình trạng này. Họ muốn có 1 đế silicon hình vuông luôn để phù hợp với phiến chip.

1719201203920.png

1719201219147.png


TSMC đang thử nghiệm wafer silicon có kích thước 510 x 515 mm. Nếu đưa vào sản xuất, phiến chip thu được có thể tăng diện tích lên gấp 3 lần phiến tròn thông thường (kích thước 300mm). Phần diện tích lãng phí vốn có sẽ giảm xuống mức thấp nhất có thể, qua đó tối ưu sản lượng chip làm ra.
Theo ước tính của Morgan Stanley, 1 tấm wafer 300mm chỉ chứa được 29 chip H100/H200 hoặc 16 chip B200. Trong khi nhu cầu AI ngoài kia đang nóng lên từng ngày, TSMC chắc chắn muốn tăng con số trên để đáp ứng. Đây có thể xem là canh bạc mà hãng bán dẫn Đài Loan đang đặt cược, không khác gì tái phát minh bánh xe. Họ sẽ phải thiết kế mới chuỗi cung ứng chip.
 


Đăng nhập một lần thảo luận tẹt ga
Thành viên mới đăng
Top