Hail the Judge
Ta chơi xong không trả tiền, vậy đâu có gọi là bán
Fujitsu vừa công bố mẫu thử nghiệm bộ xử lý Monaka 144 nhân dựa trên kiến trúc Armv9 dành cho trung tâm dữ liệu. Bộ xử lý này được phát triển hợp tác với Broadcom, sử dụng nền tảng Broadcom 3.5D eXtreme Dimension System in Package. Hình ảnh mẫu thử nghiệm đã được Giáo sư Satoshi Matsuoka từ Trung tâm Khoa học Tính toán RIKEN (R-CCS) và Đại học Kỹ thuật Tokyo công bố.
Monaka là một hệ thống trên chip (SiP) lớn sử dụng công nghệ đóng gói CoWoS. Nó gồm 4 chip tính toán 36 nhân, được sản xuất trên tiến trình N2 của TSMC, xếp chồng lên các chip bộ nhớ SRAM (cache) sử dụng công nghệ bonding đồng lai (HCB). Chip SRAM được sản xuất trên tiến trình N5 của TSMC. Chip xử lý và cache được kết hợp với một chip I/O lớn tích hợp bộ điều khiển bộ nhớ, giao diện PCIe 6.0 với CXL 3.0, và các giao diện khác dành cho CPU trung tâm dữ liệu.
Monaka sử dụng kiến trúc tập lệnh Armv9-A và hỗ trợ Scalable Vector Extensions 2 (SVE2), với độ dài vector có thể thay đổi từ 128 đến 2048 bit. Dự kiến Monaka sẽ hỗ trợ vector có kích thước tương đương hoặc lớn hơn A64FX (512 bit). Monaka cũng được tích hợp các tính năng bảo mật cao cấp, bao gồm kiến trúc điện toán bảo mật (CCA) của Armv9-A.
Monaka sẽ cạnh tranh với các bộ xử lý EPYC của AMD và Xeon của Intel. Ưu điểm chính của Monaka có thể là hiệu quả năng lượng. Fujitsu đặt mục tiêu tăng gấp đôi hiệu quả năng lượng so với đối thủ vào năm 2026-2027, sử dụng hệ thống làm mát bằng không khí. Việc sử dụng kiến trúc Arm có thể giúp Monaka tiết kiệm năng lượng hơn so với các bộ xử lý x86.
Bộ xử lý Monaka dự kiến sẽ được bán ra trong năm tài chính 2027 của Fujitsu (từ 1/4/2026 đến 31/3/2027). Sự ra mắt của Monaka cho thấy sự cạnh tranh ngày càng khốc liệt trong thị trường bộ xử lý trung tâm dữ liệu, với sự tham gia của các công ty sử dụng kiến trúc Arm.
Monaka là một hệ thống trên chip (SiP) lớn sử dụng công nghệ đóng gói CoWoS. Nó gồm 4 chip tính toán 36 nhân, được sản xuất trên tiến trình N2 của TSMC, xếp chồng lên các chip bộ nhớ SRAM (cache) sử dụng công nghệ bonding đồng lai (HCB). Chip SRAM được sản xuất trên tiến trình N5 của TSMC. Chip xử lý và cache được kết hợp với một chip I/O lớn tích hợp bộ điều khiển bộ nhớ, giao diện PCIe 6.0 với CXL 3.0, và các giao diện khác dành cho CPU trung tâm dữ liệu.
Monaka sử dụng kiến trúc tập lệnh Armv9-A và hỗ trợ Scalable Vector Extensions 2 (SVE2), với độ dài vector có thể thay đổi từ 128 đến 2048 bit. Dự kiến Monaka sẽ hỗ trợ vector có kích thước tương đương hoặc lớn hơn A64FX (512 bit). Monaka cũng được tích hợp các tính năng bảo mật cao cấp, bao gồm kiến trúc điện toán bảo mật (CCA) của Armv9-A.
Monaka sẽ cạnh tranh với các bộ xử lý EPYC của AMD và Xeon của Intel. Ưu điểm chính của Monaka có thể là hiệu quả năng lượng. Fujitsu đặt mục tiêu tăng gấp đôi hiệu quả năng lượng so với đối thủ vào năm 2026-2027, sử dụng hệ thống làm mát bằng không khí. Việc sử dụng kiến trúc Arm có thể giúp Monaka tiết kiệm năng lượng hơn so với các bộ xử lý x86.
Bộ xử lý Monaka dự kiến sẽ được bán ra trong năm tài chính 2027 của Fujitsu (từ 1/4/2026 đến 31/3/2027). Sự ra mắt của Monaka cho thấy sự cạnh tranh ngày càng khốc liệt trong thị trường bộ xử lý trung tâm dữ liệu, với sự tham gia của các công ty sử dụng kiến trúc Arm.
