Nvidia đã mua hơn 214,7 triệu cổ phiếu của Intel thông qua hình thức phát hành riêng lẻ với mức giá đã thỏa thuận hồi tháng 9.
Intel cho biết trong một thông báo gửi lên cơ quan chức năng hôm thứ Hai rằng Nvidia đã mua số cổ phiếu trị giá 5 tỷ đô la của Intel, hoàn tất thỏa thuận đã được công bố hồi tháng Chín.
Vào tháng 9, nhà thiết kế chip AI hàng đầu đã thông báo sẽ mua cổ phiếu phổ thông của Intel với giá 23,28 đô la mỗi cổ phiếu. Thỏa thuận này được xem là một cứu cánh tài chính quan trọng cho nhà sản xuất chip, vốn đã cạn kiệt nguồn lực tài chính do nhiều năm mắc sai lầm và mở rộng năng lực sản xuất tốn nhiều vốn.
Theo một hồ sơ được công bố hôm thứ Hai, công ty có giá trị nhất thế giới đã mua hơn 214,7 triệu cổ phiếu của Intel thông qua hình thức phát hành riêng lẻ với mức giá đã được thỏa thuận trong hợp đồng hồi tháng 9. Điều này diễn ra sau khi Ủy ban Thương mại Liên bang Hoa Kỳ (FTC) ban hành thông báo vào đầu tháng 12 chấp thuận khoản đầu tư của Nvidia vào Intel.
Cổ phiếu Nvidia giảm 1,3% trong giao dịch trước giờ mở cửa, trong khi cổ phiếu Intel hầu như không thay đổi.
Gói chip đa nhân 2.5D/3D theo ý tưởng của Intel thể hiện 16 đơn vị tính toán lớn (bộ xử lý AI hoặc CPU) được sản xuất bằng công nghệ xử lý 14A hoặc thậm chí tiên tiến hơn 14A-E của Intel (lớp 1.4nm, các tính năng nâng cao, bóng bán dẫn cổng RibbonFET 2 thế hệ thứ hai và nguồn điện PowerVia Direct cải tiến).
Các chip này nằm trên tám chip xử lý cơ bản (kích thước xấp xỉ một mặt nạ quang khắc), được sản xuất bằng quy trình 18A-PT (lớp 1,8nm, hiệu năng được nâng cao thông qua các đường dẫn xuyên silicon (TSV) và nguồn điện phía sau). Các chip này có thể thực hiện các tác vụ tính toán bổ sung hoặc cung cấp một lượng lớn bộ nhớ đệm SRAM cho chip xử lý "chính", như Intel đã chứng minh trong ví dụ của mình.
Từ các công nghệ kết nối tiên tiến đến lắp ráp và kiểm tra cấp hệ thống, dịch vụ sản xuất chip của Intel cung cấp quy mô và khả năng tích hợp cần thiết cho các nền tảng đa chip thế hệ tiếp theo.
Công nghệ này kết nối với bộ xử lý, sử dụng công nghệ liên kết lai đồng-đồng mật độ cực cao dưới 10 micron để cung cấp băng thông và công suất tối đa cho chip cấp cao nhất. Công nghệ Foveros Direct 3D của Intel hiện là đỉnh cao của sự đổi mới trong công nghệ đóng gói chip của Intel, thể hiện thiết kế tinh tế của nó. Chip nền sử dụng EMIB-T (Enhanced Embedded Multichip Interconnect Bridge with TSV), và chip cấp cao nhất sử dụng UCIe-A cho các kết nối ngang (2.5D) giữa chính nó và với các chip I/O được sản xuất bằng công nghệ 18A-P (lớp 1.8nm, hiệu năng được nâng cao) và các chip nền tùy chỉnh, hỗ trợ tối đa 24 khối bộ nhớ HBM5.
Điều đáng chú ý là Intel đề xuất sử dụng giao diện EMIB-T dựa trên UCIe-A để kết nối mô-đun HBM5 tùy chỉnh, thay vì sử dụng ngăn xếp HBM5 tuân thủ JEDEC với giao diện tiêu chuẩn công nghiệp. Điều này có khả năng đạt được hiệu suất và dung lượng cao hơn. Xét về bản chất của bản trình diễn này, việc sử dụng ngăn xếp HBM5 tùy chỉnh không phải là yêu cầu thiết kế; nó chỉ đơn thuần là để chứng minh rằng Intel có thể tích hợp các thiết bị như vậy.
Toàn bộ gói phần mềm này cũng có thể tích hợp PCIe 7.0, bộ xử lý quang học, cấu trúc không đồng bộ, SerDes 224G, bộ tăng tốc chuyên dụng cho bảo mật, và thậm chí cả bộ nhớ LPDDR5X để tăng dung lượng DRAM.
Một video do Intel Foundry phát hành tại sự kiện X đã giới thiệu hai thiết kế ý tưởng: một thiết kế "quy mô trung bình" với bốn đơn vị tính toán và 12 khối bộ nhớ HBM, và một thiết kế "quy mô cực lớn" với 16 đơn vị tính toán và 24 khối bộ nhớ HBM5. Bài viết này tập trung vào thiết kế thứ hai. Ngay cả thiết kế quy mô trung bình cũng khá tiên tiến theo tiêu chuẩn hiện nay, nhưng Intel đã sẵn sàng sản xuất hàng loạt nó ngay bây giờ.
Khái niệm về công nghệ đóng gói siêu tiên tiến này có thể xuất hiện vào cuối thập kỷ này, khi Intel không chỉ hoàn thiện công nghệ đóng gói 3D trực tiếp Foveros mà còn cả các nút sản xuất 18A và 14A. Nếu Intel có thể sản xuất công nghệ đóng gói siêu tiên tiến này vào cuối thập kỷ này, họ sẽ sánh ngang với TSMC. TSMC cũng có kế hoạch ra mắt các sản phẩm tương tự và thậm chí kỳ vọng ít nhất một số khách hàng của họ sẽ sử dụng các sản phẩm tích hợp cấp wafer của họ vào khoảng năm 2027-2028.
Việc hiện thực hóa thiết kế cực kỳ phức tạp này chỉ trong vài năm là một thách thức lớn đối với Intel, vì họ phải đảm bảo các linh kiện sẽ không bị cong vênh khi gắn trên bo mạch chủ, ngay cả trong phạm vi dung sai cực kỳ nhỏ, và sẽ không bị biến dạng do quá nhiệt sau thời gian sử dụng kéo dài. Hơn nữa, Intel (và toàn ngành công nghiệp) cần phải tìm hiểu cách cung cấp đủ nhiệt và làm mát cho các bộ xử lý khổng lồ có kích thước bằng điện thoại thông minh (lên đến 10.296 mm vuông), và thậm chí cả những bộ xử lý lớn hơn với kích thước gói lớn hơn nữa.
Khi cuộc cách mạng AI tăng tốc vào cuối năm 2025, trọng tâm của ngành công nghiệp đã chuyển từ số lượng bóng bán dẫn trên một con chip sang kiến trúc phức tạp làm nền tảng cho chúng. Mặc dù nhu cầu tính toán của các Mô hình Ngôn ngữ Quy mô Lớn (LLM) là chưa từng có, nhưng nút thắt cổ chai chính không còn đơn giản là tốc độ xử lý mà là "bức tường bộ nhớ" - giới hạn vật lý về tốc độ truyền dữ liệu giữa bộ nhớ và logic. Công nghệ đóng gói tiên tiến đã nổi lên như một giải pháp quan trọng cho cuộc khủng hoảng này, chuyển đổi từ một bước thứ yếu trong quy trình sản xuất thành một lĩnh vực tiên phong cốt lõi của đổi mới bán dẫn.
Intel cho biết trong một thông báo gửi lên cơ quan chức năng hôm thứ Hai rằng Nvidia đã mua số cổ phiếu trị giá 5 tỷ đô la của Intel, hoàn tất thỏa thuận đã được công bố hồi tháng Chín.
Vào tháng 9, nhà thiết kế chip AI hàng đầu đã thông báo sẽ mua cổ phiếu phổ thông của Intel với giá 23,28 đô la mỗi cổ phiếu. Thỏa thuận này được xem là một cứu cánh tài chính quan trọng cho nhà sản xuất chip, vốn đã cạn kiệt nguồn lực tài chính do nhiều năm mắc sai lầm và mở rộng năng lực sản xuất tốn nhiều vốn.
Theo một hồ sơ được công bố hôm thứ Hai, công ty có giá trị nhất thế giới đã mua hơn 214,7 triệu cổ phiếu của Intel thông qua hình thức phát hành riêng lẻ với mức giá đã được thỏa thuận trong hợp đồng hồi tháng 9. Điều này diễn ra sau khi Ủy ban Thương mại Liên bang Hoa Kỳ (FTC) ban hành thông báo vào đầu tháng 12 chấp thuận khoản đầu tư của Nvidia vào Intel.
Cổ phiếu Nvidia giảm 1,3% trong giao dịch trước giờ mở cửa, trong khi cổ phiếu Intel hầu như không thay đổi.
Intel giới thiệu công nghệ đóng gói đa chip siêu lớn.
Intel đã tiên phong trong thiết kế chip tách rời rõ ràng bao gồm 47 chip, trong đó có một GPU tính toán Ponte Vecchio dành cho trí tuệ nhân tạo và các ứng dụng điện toán hiệu năng cao. Sản phẩm này vẫn giữ kỷ lục về số lượng chip nhiều nhất trong một thiết kế đa chip, nhưng nhà máy sản xuất chip của Intel dự định ra mắt một sản phẩm thậm chí còn ấn tượng hơn: một gói đa chip tích hợp ít nhất 16 đơn vị tính toán và 24 khối bộ nhớ HBM5 trên tám chip cơ bản, với kích thước có thể mở rộng lên đến 12 lần so với chip AI lớn nhất trên thị trường (gấp 12 lần kích thước mặt nạ, vượt qua con số 9,5 lần của TSMC). Tất nhiên, một bộ xử lý mạnh mẽ như vậy sẽ đòi hỏi mức tiêu thụ điện năng và khả năng tản nhiệt như thế nào?Gói chip đa nhân 2.5D/3D theo ý tưởng của Intel thể hiện 16 đơn vị tính toán lớn (bộ xử lý AI hoặc CPU) được sản xuất bằng công nghệ xử lý 14A hoặc thậm chí tiên tiến hơn 14A-E của Intel (lớp 1.4nm, các tính năng nâng cao, bóng bán dẫn cổng RibbonFET 2 thế hệ thứ hai và nguồn điện PowerVia Direct cải tiến).
Các chip này nằm trên tám chip xử lý cơ bản (kích thước xấp xỉ một mặt nạ quang khắc), được sản xuất bằng quy trình 18A-PT (lớp 1,8nm, hiệu năng được nâng cao thông qua các đường dẫn xuyên silicon (TSV) và nguồn điện phía sau). Các chip này có thể thực hiện các tác vụ tính toán bổ sung hoặc cung cấp một lượng lớn bộ nhớ đệm SRAM cho chip xử lý "chính", như Intel đã chứng minh trong ví dụ của mình.
Từ các công nghệ kết nối tiên tiến đến lắp ráp và kiểm tra cấp hệ thống, dịch vụ sản xuất chip của Intel cung cấp quy mô và khả năng tích hợp cần thiết cho các nền tảng đa chip thế hệ tiếp theo.
Công nghệ này kết nối với bộ xử lý, sử dụng công nghệ liên kết lai đồng-đồng mật độ cực cao dưới 10 micron để cung cấp băng thông và công suất tối đa cho chip cấp cao nhất. Công nghệ Foveros Direct 3D của Intel hiện là đỉnh cao của sự đổi mới trong công nghệ đóng gói chip của Intel, thể hiện thiết kế tinh tế của nó. Chip nền sử dụng EMIB-T (Enhanced Embedded Multichip Interconnect Bridge with TSV), và chip cấp cao nhất sử dụng UCIe-A cho các kết nối ngang (2.5D) giữa chính nó và với các chip I/O được sản xuất bằng công nghệ 18A-P (lớp 1.8nm, hiệu năng được nâng cao) và các chip nền tùy chỉnh, hỗ trợ tối đa 24 khối bộ nhớ HBM5.
Điều đáng chú ý là Intel đề xuất sử dụng giao diện EMIB-T dựa trên UCIe-A để kết nối mô-đun HBM5 tùy chỉnh, thay vì sử dụng ngăn xếp HBM5 tuân thủ JEDEC với giao diện tiêu chuẩn công nghiệp. Điều này có khả năng đạt được hiệu suất và dung lượng cao hơn. Xét về bản chất của bản trình diễn này, việc sử dụng ngăn xếp HBM5 tùy chỉnh không phải là yêu cầu thiết kế; nó chỉ đơn thuần là để chứng minh rằng Intel có thể tích hợp các thiết bị như vậy.
Toàn bộ gói phần mềm này cũng có thể tích hợp PCIe 7.0, bộ xử lý quang học, cấu trúc không đồng bộ, SerDes 224G, bộ tăng tốc chuyên dụng cho bảo mật, và thậm chí cả bộ nhớ LPDDR5X để tăng dung lượng DRAM.
Một video do Intel Foundry phát hành tại sự kiện X đã giới thiệu hai thiết kế ý tưởng: một thiết kế "quy mô trung bình" với bốn đơn vị tính toán và 12 khối bộ nhớ HBM, và một thiết kế "quy mô cực lớn" với 16 đơn vị tính toán và 24 khối bộ nhớ HBM5. Bài viết này tập trung vào thiết kế thứ hai. Ngay cả thiết kế quy mô trung bình cũng khá tiên tiến theo tiêu chuẩn hiện nay, nhưng Intel đã sẵn sàng sản xuất hàng loạt nó ngay bây giờ.
Khái niệm về công nghệ đóng gói siêu tiên tiến này có thể xuất hiện vào cuối thập kỷ này, khi Intel không chỉ hoàn thiện công nghệ đóng gói 3D trực tiếp Foveros mà còn cả các nút sản xuất 18A và 14A. Nếu Intel có thể sản xuất công nghệ đóng gói siêu tiên tiến này vào cuối thập kỷ này, họ sẽ sánh ngang với TSMC. TSMC cũng có kế hoạch ra mắt các sản phẩm tương tự và thậm chí kỳ vọng ít nhất một số khách hàng của họ sẽ sử dụng các sản phẩm tích hợp cấp wafer của họ vào khoảng năm 2027-2028.
Việc hiện thực hóa thiết kế cực kỳ phức tạp này chỉ trong vài năm là một thách thức lớn đối với Intel, vì họ phải đảm bảo các linh kiện sẽ không bị cong vênh khi gắn trên bo mạch chủ, ngay cả trong phạm vi dung sai cực kỳ nhỏ, và sẽ không bị biến dạng do quá nhiệt sau thời gian sử dụng kéo dài. Hơn nữa, Intel (và toàn ngành công nghiệp) cần phải tìm hiểu cách cung cấp đủ nhiệt và làm mát cho các bộ xử lý khổng lồ có kích thước bằng điện thoại thông minh (lên đến 10.296 mm vuông), và thậm chí cả những bộ xử lý lớn hơn với kích thước gói lớn hơn nữa.
Khi cuộc cách mạng AI tăng tốc vào cuối năm 2025, trọng tâm của ngành công nghiệp đã chuyển từ số lượng bóng bán dẫn trên một con chip sang kiến trúc phức tạp làm nền tảng cho chúng. Mặc dù nhu cầu tính toán của các Mô hình Ngôn ngữ Quy mô Lớn (LLM) là chưa từng có, nhưng nút thắt cổ chai chính không còn đơn giản là tốc độ xử lý mà là "bức tường bộ nhớ" - giới hạn vật lý về tốc độ truyền dữ liệu giữa bộ nhớ và logic. Công nghệ đóng gói tiên tiến đã nổi lên như một giải pháp quan trọng cho cuộc khủng hoảng này, chuyển đổi từ một bước thứ yếu trong quy trình sản xuất thành một lĩnh vực tiên phong cốt lõi của đổi mới bán dẫn.
