myle.vnreview
Writer
Keysight Technologies vừa công bố hợp tác với Intel Foundry để hỗ trợ công nghệ Embedded Multi-die Interconnect Bridge-T (EMIB-T), công nghệ sáng tạo tiên tiến nhất giúp cải thiện các giải pháp đóng gói hiệu năng cao cho thị trường trí tuệ nhân tạo (AI) và trung tâm dữ liệu, bổ sung cho hỗ trợ các node xử lý Intel 18A process node.
Trong bối cảnh mức độ phức tạp của các ứng dụng AI và trung tâm dữ liệu ngày càng cao, việc bảo đảm kết nối đáng tin cậy giữa chiplets và 3DICs cũng ngày càng trở nên quan trọng. Truyền dữ liệu tốc độ cao và cấp nguồn hiệu quả là các yếu tố quan trọng để đáp ứng nhu cầu hiệu năng của các ứng dụng bán dẫn thế hệ tiếp theo. Ngành công nghiệp bán dẫn vượt qua những khó khăn thách thức này bằng các tiêu chuẩn mở mới nổi, chẳng hạn như các tiêu chuẩn Universal Chiplet Interconnect Express (UCIe) và Bunch of Wires (BoW). Những tiêu chuẩn này quy định các giao thức kết nối cho chiplets và 3DICs trong các phương thức đóng gói advanced 2.5D/3D hoặc laminate/hữu cơ, tạo điều kiện tích hợp nhất quán, chất lượng cao giữa các nền tảng thiết kế khác nhau.
Bằng cách áp dụng các tiêu chuẩn này và xác minh mức độ tuân thủ và quỹ tuyến của chiplets, Keysight EDA và Intel Foundry đóng góp vào hệ sinh thái tương tác chiplet đang dần lớn mạnh. Dự án hợp tác này nhằm mục tiêu giảm chi phí phát triển, giảm thiểu rủi ro và đẩy nhanh đổi mới sáng tạo trong thiết kế bán dẫn.
Chiplet PHY Designer của Keysight EDA, giải pháp mới nhất dành cho thiết kế chiplet số tốc độ cao, được tùy chỉnh cho các ứng dụng AI và trung tâm dữ liệu, hiện đang có các tính năng mô phỏng tiên tiến dành cho tiêu chuẩn UCIe 2.0 và bắt đầu hỗ trợ tiêu chuẩn BoW của Open Computer Project. Là giải pháp thiết kế chiplet cấp hệ thống và thiết kế die-to-die (D2D), Chiplet PHY Designer giúp xác nhận ở cấp độ tiền silicon, đơn giản hóa quá trình hoàn thiện thiết kế.
“Dự án hợp tác của chúng tôi với Keysight EDA về công nghệ kết nối silicon EMIB-T là một bước đi then chốt trong quá trình thúc đẩy các giải pháp đóng gói hiệu năng cao. Nhờ tích hợp các tiêu chuẩn như UCIe 2.0, chúng tôi nâng cao tính linh hoạt của thiết kế chiplet cho các ứng dụng AI và trung tâm dữ liệu, đẩy nhanh đổi mới sáng tạo và đảm bảo khách hàng đáp ứng chính xác các nhu cầu tương lai”, Suk Lee, Phó chủ tịch & Tổng giám đốc văn phòng hệ sinh thái công nghệ, Intel Foundry, cho biết.
Niels Faché, Phó Chủ tịch kiêm Tổng Giám đốc bộ phận Phần mềm kỹ thuật thiết kế của Keysight, cho biết giải pháp tiên phong Chiplet PHY Designer của Keysight EDA tiếp tục định nghĩa lại quá trình xác nhận hợp chuẩn tiền sillicon, cung cấp cho các nhà thiết kế chiplet khả năng xác minh nhanh chóng và chính xác.
“Nhờ chủ động đón nhận các tiêu chuẩn đang phát triển như UCIe 2.0 và BoW, và giờ đây, khi có được sự hỗ trợ trọng yếu đối với EMIB-T của Intel Foundry, chúng tôi đang hỗ trợ đội ngũ kỹ sư đẩy nhanh đổi mới sáng tạo và loại bỏ chi phí có phát sinh do lặp lại thiết kế trước khi sản xuất", Niels Faché nói.
Trong bối cảnh mức độ phức tạp của các ứng dụng AI và trung tâm dữ liệu ngày càng cao, việc bảo đảm kết nối đáng tin cậy giữa chiplets và 3DICs cũng ngày càng trở nên quan trọng. Truyền dữ liệu tốc độ cao và cấp nguồn hiệu quả là các yếu tố quan trọng để đáp ứng nhu cầu hiệu năng của các ứng dụng bán dẫn thế hệ tiếp theo. Ngành công nghiệp bán dẫn vượt qua những khó khăn thách thức này bằng các tiêu chuẩn mở mới nổi, chẳng hạn như các tiêu chuẩn Universal Chiplet Interconnect Express (UCIe) và Bunch of Wires (BoW). Những tiêu chuẩn này quy định các giao thức kết nối cho chiplets và 3DICs trong các phương thức đóng gói advanced 2.5D/3D hoặc laminate/hữu cơ, tạo điều kiện tích hợp nhất quán, chất lượng cao giữa các nền tảng thiết kế khác nhau.
Bằng cách áp dụng các tiêu chuẩn này và xác minh mức độ tuân thủ và quỹ tuyến của chiplets, Keysight EDA và Intel Foundry đóng góp vào hệ sinh thái tương tác chiplet đang dần lớn mạnh. Dự án hợp tác này nhằm mục tiêu giảm chi phí phát triển, giảm thiểu rủi ro và đẩy nhanh đổi mới sáng tạo trong thiết kế bán dẫn.
Chiplet PHY Designer của Keysight EDA, giải pháp mới nhất dành cho thiết kế chiplet số tốc độ cao, được tùy chỉnh cho các ứng dụng AI và trung tâm dữ liệu, hiện đang có các tính năng mô phỏng tiên tiến dành cho tiêu chuẩn UCIe 2.0 và bắt đầu hỗ trợ tiêu chuẩn BoW của Open Computer Project. Là giải pháp thiết kế chiplet cấp hệ thống và thiết kế die-to-die (D2D), Chiplet PHY Designer giúp xác nhận ở cấp độ tiền silicon, đơn giản hóa quá trình hoàn thiện thiết kế.
“Dự án hợp tác của chúng tôi với Keysight EDA về công nghệ kết nối silicon EMIB-T là một bước đi then chốt trong quá trình thúc đẩy các giải pháp đóng gói hiệu năng cao. Nhờ tích hợp các tiêu chuẩn như UCIe 2.0, chúng tôi nâng cao tính linh hoạt của thiết kế chiplet cho các ứng dụng AI và trung tâm dữ liệu, đẩy nhanh đổi mới sáng tạo và đảm bảo khách hàng đáp ứng chính xác các nhu cầu tương lai”, Suk Lee, Phó chủ tịch & Tổng giám đốc văn phòng hệ sinh thái công nghệ, Intel Foundry, cho biết.
Niels Faché, Phó Chủ tịch kiêm Tổng Giám đốc bộ phận Phần mềm kỹ thuật thiết kế của Keysight, cho biết giải pháp tiên phong Chiplet PHY Designer của Keysight EDA tiếp tục định nghĩa lại quá trình xác nhận hợp chuẩn tiền sillicon, cung cấp cho các nhà thiết kế chiplet khả năng xác minh nhanh chóng và chính xác.
“Nhờ chủ động đón nhận các tiêu chuẩn đang phát triển như UCIe 2.0 và BoW, và giờ đây, khi có được sự hỗ trợ trọng yếu đối với EMIB-T của Intel Foundry, chúng tôi đang hỗ trợ đội ngũ kỹ sư đẩy nhanh đổi mới sáng tạo và loại bỏ chi phí có phát sinh do lặp lại thiết kế trước khi sản xuất", Niels Faché nói.
