Homelander The Seven
I will laser every f****** one of you!
Xã hội hiện đại đang ngày càng khát khao sức mạnh xử lý, được thúc đẩy bởi sự phát triển nhanh chóng của các công nghệ như trí tuệ nhân tạo (AI), điện toán đám mây, phân tích dữ liệu lớn và điện toán di động. Khi ngành công nghiệp bán dẫn tiến tới giới hạn vật lý của quá trình sản xuất chip silicon, với việc thu nhỏ kích thước bóng bán dẫn dưới 3 nanomet ngày càng khó khăn và tốn kém, các giải pháp thay thế cho việc chỉ dựa vào việc thu nhỏ đang được tích cực tìm kiếm. Đóng gói tiên tiến, đặc biệt là công nghệ Chip-on-Wafer-on-Substrate (CoWoS), đã nổi lên như một giải pháp đầy hứa hẹn.
CoWoS cho phép tích hợp mật độ cao các thành phần chip khác nhau, chẳng hạn như bộ xử lý và mô-đun bộ nhớ, bằng cách xếp chồng chúng theo chiều ngang (2.5D) hoặc chiều dọc (3D). Cách tiếp cận sáng tạo này mang lại nhiều lợi ích, bao gồm hiệu suất được cải thiện, mức tiêu thụ điện năng thấp hơn và chi phí sản xuất giảm.
Sự bùng nổ của AI, đặc biệt là việc áp dụng rộng rãi các bộ xử lý AI hiệu năng cao như đơn vị xử lý đồ họa (GPU), đã thúc đẩy nhu cầu về đóng gói tiên tiến. Theo TrendForce, thị trường máy chủ AI dự kiến sẽ tăng trưởng đáng kể, đạt tốc độ tăng trưởng hàng năm kép (CAGR) là 22% từ năm 2022 đến năm 2026.
Công nghệ CoWoS 2.5D của TSMC hiện đang dẫn đầu thị trường đóng gói tiên tiến cho chip AI, được thúc đẩy bởi nhu cầu về băng thông bộ nhớ cao (HBM) trong GPU. Quá trình này liên quan đến việc sản xuất chip trên tấm wafer silicon (CoW), kết nối chúng bằng cách sử dụng thông qua silicon (TSV), và cuối cùng là gắn và đóng gói chúng trên đế (WoS).
Tuy nhiên, khả năng sản xuất CoWoS của TSMC đã phải vật lộn để theo kịp nhu cầu ngày càng tăng, tạo ra một nút thắt cổ chai đáng kể trong chuỗi cung ứng chip AI. Là khách hàng lớn nhất của công nghệ CoWoS của TSMC, nhu cầu của NVIDIA về GPU AI hiệu năng cao như H100 và A100 càng khiến nguồn cung này hạn chế.
Nhận thức được nhu cầu ngày càng tăng, TSMC đã công bố kế hoạch đầy tham vọng nhằm tăng gấp đôi công suất CoWoS vào cuối năm 2024. Hơn nữa, nhà sản xuất chip theo hợp đồng này có kế hoạch đầu tư đáng kể vào một cơ sở sản xuất đóng gói tiên tiến mới tại Đài Loan, dự kiến sẽ đi vào hoạt động vào năm 2027. Để giảm bớt sự phụ thuộc vào TSMC, NVIDIA đang hợp tác với các nhà cung cấp khác để phát triển và chứng nhận quy trình đóng gói CoWoS. Sự đa dạng hóa chuỗi cung ứng này dự kiến sẽ cải thiện nguồn cung trong những quý tới.
Trong kế hoạch mở rộng ban đầu, công ty Đài Loan dự tính cần sản xuất từ 100.000 đến 120.000 wafer/tháng. Nhưng trước nhu cầu ngày càng tăng như hiện nay, họ buộc phải nâng sản lượng lên 140.000 đến 150.000 wafer/tháng mới đáp ứng đủ nhu cầu thị trường bán dẫn.
CoWoS cho phép tích hợp mật độ cao các thành phần chip khác nhau, chẳng hạn như bộ xử lý và mô-đun bộ nhớ, bằng cách xếp chồng chúng theo chiều ngang (2.5D) hoặc chiều dọc (3D). Cách tiếp cận sáng tạo này mang lại nhiều lợi ích, bao gồm hiệu suất được cải thiện, mức tiêu thụ điện năng thấp hơn và chi phí sản xuất giảm.
Sự bùng nổ của AI, đặc biệt là việc áp dụng rộng rãi các bộ xử lý AI hiệu năng cao như đơn vị xử lý đồ họa (GPU), đã thúc đẩy nhu cầu về đóng gói tiên tiến. Theo TrendForce, thị trường máy chủ AI dự kiến sẽ tăng trưởng đáng kể, đạt tốc độ tăng trưởng hàng năm kép (CAGR) là 22% từ năm 2022 đến năm 2026.
Công nghệ CoWoS 2.5D của TSMC hiện đang dẫn đầu thị trường đóng gói tiên tiến cho chip AI, được thúc đẩy bởi nhu cầu về băng thông bộ nhớ cao (HBM) trong GPU. Quá trình này liên quan đến việc sản xuất chip trên tấm wafer silicon (CoW), kết nối chúng bằng cách sử dụng thông qua silicon (TSV), và cuối cùng là gắn và đóng gói chúng trên đế (WoS).
Tuy nhiên, khả năng sản xuất CoWoS của TSMC đã phải vật lộn để theo kịp nhu cầu ngày càng tăng, tạo ra một nút thắt cổ chai đáng kể trong chuỗi cung ứng chip AI. Là khách hàng lớn nhất của công nghệ CoWoS của TSMC, nhu cầu của NVIDIA về GPU AI hiệu năng cao như H100 và A100 càng khiến nguồn cung này hạn chế.
Nhận thức được nhu cầu ngày càng tăng, TSMC đã công bố kế hoạch đầy tham vọng nhằm tăng gấp đôi công suất CoWoS vào cuối năm 2024. Hơn nữa, nhà sản xuất chip theo hợp đồng này có kế hoạch đầu tư đáng kể vào một cơ sở sản xuất đóng gói tiên tiến mới tại Đài Loan, dự kiến sẽ đi vào hoạt động vào năm 2027. Để giảm bớt sự phụ thuộc vào TSMC, NVIDIA đang hợp tác với các nhà cung cấp khác để phát triển và chứng nhận quy trình đóng gói CoWoS. Sự đa dạng hóa chuỗi cung ứng này dự kiến sẽ cải thiện nguồn cung trong những quý tới.
Trong kế hoạch mở rộng ban đầu, công ty Đài Loan dự tính cần sản xuất từ 100.000 đến 120.000 wafer/tháng. Nhưng trước nhu cầu ngày càng tăng như hiện nay, họ buộc phải nâng sản lượng lên 140.000 đến 150.000 wafer/tháng mới đáp ứng đủ nhu cầu thị trường bán dẫn.
